W standardowych wielordzeniowych procesorach stosuje się specjalne protokoły, dzięki którym każdy rdzeń postrzega pamięć systemową w podobny sposób. To technologia "cache coherency". Jednak w przypadku procesorów zawierających kilkaset rdzeni, nie zdaje ona egzaminu. Dlatego Intel zamiast "cache coherency" zastosował inny system, w którym każdy z rdzeni może wymieniać informacje bezpośrednio z innymi rdzeniami wchodzącymi w skład procesora.

Po użyciu tej metody okazało się, że zdaje ona egzamin nawet wtedy, gdy procesor ma 1000 rdzeni. Dopiero po przekroczeniu tej liczby układ zapewniający rdzeniom możliwość komunikowania się, zaczyna pracować wolniej. Intel opracował eksperymentalny 48-rdzeniowy układ SCC (por. rysunek) w ramach inicjatywy TeraScale Research Program. Wyprodukowany przy użyciu technologii 45 nm, ma postać matrycy składającej się z 24 elementów (6x4), każdy z dwoma rdzeniami i przypisanym do niego buforem na dane "message-passing buffer" o pojemności 16 KB (pamięć RAM). Cała jednostka SCC ma 1,3 mld tranzystorów i pobiera maks. 125 W mocy (25 W w stanie bezczynności).

Zobacz również:

• Skuteczne sposoby na przyśpieszenie komputerów Mac
• Akcje Intel spadają - winna rosnąca konkurencja w AI

Istotnymi elementami architektury zastosowanej przy projektowaniu układu SCC są miniaturowe routery i specjalne interfejsy API (Application Programming Interface) typu RCCE (Small Library for Many-Core Communication), o roboczej nazwie "Rocky". To właśnie dzięki tym dwóm elementom każdy rdzeń może komunikować się bezpośrednio z pozostałymi rdzeniami procesora.